DC-DC 降压变换器设计实战：BUCK 拓扑、MOSFET 损耗模型与同步整流

板级 DC-DC 降压电源的效率瓶颈在续流环节：以 12V 转 5V/10A、300kHz 的 BUCK 为例，肖特基二极管续流损耗约 2.33W，改用同步整流 MOSFET 后降至约 0.44W，整体效率提升约 3.4 个百分点。本文基于 Vishay Siliconix《DC-to-DC Design Guide》（AN607）技术资料，梳理非隔离拓扑的电压电流应力、MOSFET 四类损耗模型（导通、开关、栅极、反向恢复）、同步整流死区与器件选型原则，并给出完整数值算例与 Python 估算脚本，供**嵌入式**电源与**物联网**终端硬件设计直接套用。

为什么板级 DC-DC 设计先要算损耗

随着**MCU**、FPGA 与传感器模组的核心电压降到 2.5V 甚至更低，分布式电源架构（前端隔离 + 负载点非隔离变换）成为主流：典型母线电压为 12V 或 8V，负载点变换器以同步 BUCK 为主。这类变换器的工作频率持续提高（300kHz~1MHz），磁性元件随之缩小，但开关损耗与栅极驱动损耗同步上升，若设计不当，MOSFET 的热耗散可能直接导致器件失效。

AN607 给出了一个核心判断：MOSFET 在 BUCK 电路中的功率损耗可拆为四类，即导通损耗、开关损耗、截止损耗与栅极损耗。其中截止状态漏电流比额定电流低数个数量级，工程上可忽略；真正决定温升与效率的是前三项，再加上续流二极管（或同步 MOSFET）的损耗。设计顺序应当是：先按应力选拓扑，再按损耗模型算器件，最后用封装热阻校核温升。

第一步：三种非隔离拓扑的应力对比

BUCK（降压）、BOOST（升压）、BUCK-BOOST（反极性升降压）是三种基本非隔离拓扑。连续导通模式（CCM）下，输出电压与占空比 δ 的关系分别为：BUCK 为 Vout=Vin×δ；BOOST 为 Vout=Vin/(1−δ)；BUCK-BOOST 为 Vout=−Vin×δ/(1−δ)。开关管与续流管的电压电流应力直接决定器件耐压与封装，AN607 表 1、表 3、表 5 的数据可汇总如下。

两个容易忽视的要点：其一，BOOST 的开关管与续流管都要承受 Vout 而不是 Vin，输入 12V、输出 48V 时器件耐压必须按 48V 以上选择；其二，BUCK-BOOST 的开关应力是 Vout 与 Vin 绝对值之和，是三种拓扑中最高的。选拓扑时先算清应力，再谈器件。

第二步：MOSFET 开关行为与四类损耗模型

要算准损耗，先理解开关过程。MOSFET 开通时栅源电压 VGS 先按栅极电阻与输入电容的时间常数爬升，到达阈值电压 Vth 后沟道导通、电流开始上升；随后漏源电压下降，VGS 维持在近似恒定的“米勒平台”上，直到漏源电压降到导通值。关断过程是开通的逆过程。若续流二极管存在反向恢复电荷，开关管还要额外承担一段恢复电流，这正是反向恢复损耗的来源。

AN607 给出了 BUCK 的完整损耗方程。导通损耗为 Pcon=rDS(on)×Io²×δ；开关损耗为 Psw=½×Vin×Io×(tr+tf)×fs（tr、tf 为开关过渡时间）；栅极损耗为 Pgate=Qg×Vg×fs；续流二极管损耗为 PD=VDO×Io×(1−δ)；二极管反向恢复损耗为 Prr=Vin×trr×(Irr/2+Io)×fs。其中 rDS(on) 必须按实际结温取值——典型器件的 rDS(on) 在 125℃ 结温下约为 25℃ 时的 1.5~1.6 倍。

高频化趋势下，开关损耗往往超过导通损耗成为主要矛盾。判断方法是算一次两者的比值：若 Psw 明显大于 Pcon，说明器件 Qg 偏大或驱动偏弱，应优先换低 Qg 器件或改善栅极驱动回路，而不是继续加散热片。

第三步：同步整流为什么能省下 80% 的续流损耗

续流二极管导通时的功率损耗是 IV 乘积（0.4V 肖特基 × 负载电流），而同步整流用 MOSFET 导通电阻的 I²R 损耗替代它。以 5A 负载、0.4V 肖特基为例：二极管损耗约 2W；若用 rDS(on)=8mΩ 的 MOSFET，导通损耗仅约 0.2W，相差一个数量级。代价是需要防止上下管直通，必须在两管驱动之间加入死区时间 δbbm——死区期间仍由体二极管（或并联肖特基）导通，因此同步 MOSFET 的导通损耗公式修正为 Pcon=rDS(on)×Io²×(1−δ−δbbm)。

高边开关 Q1 使用 N 沟道 MOSFET 时，源极电压在开通后会抬升到接近漏极电压，栅极驱动必须高于母线电压，三种常用方案是：隔离电源、电荷泵、自举电路（Bootstrap，利用开关动作给自举电容充电）。母线电压高于 20V 时也可考虑 P 沟道器件直接驱动，但 P 沟道 MOSFET 的 rDS(on) 与开关性能通常劣于同规格 N 沟道器件。

数值算例：12V 转 5V/10A/300kHz 的损耗核算

以典型负载点电源为例：Vin=12V、Vout=5V、Io=10A、fs=300kHz，占空比 δ=5/12≈0.417。高边 Q1 选 Si4364DY（SO-8 封装，30V，rDS(on)=4.5mΩ@VGS=10V，Qg=48nC），开关过渡时间按 tr=20ns、tf=15ns 估算。计算过程如下。

对比结论：二极管方案总损耗约 3.8W（含电感、电容杂散约 0.5W），输出 50W，效率约 92.9%；同步整流方案总损耗约 1.9W，效率约 96.3%，效率提升约 3.4 个百分点。在 300kHz 硬开关下，Q1 的开关损耗（0.63W）已超过导通损耗（0.19W），这是高频 BUCK 的典型特征——此时应重点优化栅极驱动回路，缩短开关过渡时间。

第四步：MOSFET 选型的三条原则与封装热阻

选型本质上是在 rDS(on) 与 Qg 之间做权衡：低 rDS(on) 省导通损耗，但通常伴随更大的栅极电荷，开关损耗与栅极损耗上升。AN607 的器件表可以直接看出这一规律——相同电压等级的器件，rDS(on) 越低 Qg 越高。实际选型顺序：先按电压应力留 1.5~2 倍裕量定耐压，再按损耗模型在候选器件中算总损耗，最后用封装热阻校核结温。

封装热阻是容易被低估的一环。AN607 指出：PowerPAK SO-8 能在 SO-8 占位面积上提供 DPAK 级别的稳态热阻；PowerPAK 1212-8 体积约为 TSSOP-8 的一半，热阻却低一个数量级；SUM 系列 D2PAK 比标准 D2PAK 热阻低 33%；ChipFET 比 TSOP-6 小 40%。热阻越低，相同耗散下的结温越低，rDS(on) 越高、寿命越长，因此大电流应用优先选带底部散热焊盘的 PowerPAK 类封装，并在 PCB 上铺满散热铜箔与过孔阵列。

损耗估算脚本：用代码把选型算明白

把上面的公式写成 Python 脚本，可以快速对比不同器件的总损耗与效率，避免凭经验拍脑袋。

# BUCK 损耗估算：12V -> 5V, 300kHz
def calc_loss(Vin, Vout, Io, fs, rds, Qg, Vg, tr, tf, vf=0.0, sync=True):
    d = Vout / Vin
    pcon_q1 = rds * Io**2 * d
    psw_q1 = 0.5 * Vin * Io * (tr + tf) * 1e-9 * fs
    pgate_q1 = Qg * 1e-9 * Vg * fs
    p_q1 = pcon_q1 + psw_q1 + pgate_q1
    if sync:
        p_con_q2 = rds * Io**2 * (1 - d)     # 同步管，忽略死区
        pgate_q2 = Qg * 1e-9 * Vg * fs
        p_cont = p_con_q2 + pgate_q2         # 续流环节损耗
    else:
        p_cont = vf * Io * (1 - d)           # 肖特基二极管损耗
    p_total = p_q1 + p_cont + 0.5            # 含电感电容杂散约0.5W
    eff = Vout * Io / (Vout * Io + p_total) * 100
    return p_q1, p_cont, p_total, eff

# 二极管方案
print(calc_loss(12, 5, 10, 300e3, 0.0045, 48, 10, 20, 15, vf=0.4, sync=False))
# 同步整流方案（Q2 用 3.0mΩ 器件）
print(calc_loss(12, 5, 10, 300e3, 0.0045, 48, 10, 20, 15, sync=True))

脚本输出两组（Q1 损耗、续流损耗、总损耗、效率），可直接验证上文算例：二极管方案效率约 92.9%，同步整流方案约 96.3%。把 rds 与 Qg 换成候选器件数据表的值，即可完成多器件横向对比。

结语

板级 DC-DC 降压电源的设计主线是“应力定拓扑、损耗定器件、热阻定封装”：BUCK/BOOST/BUCK-BOOST 的电压电流应力差异决定器件耐压等级，MOSFET 四类损耗模型（导通、开关、栅极、反向恢复）决定效率与温升，同步整流能把续流损耗降低约 80% 从而显著提升大电流场景效率。工程师拿到负载规格后，应先用本文公式完成损耗核算再进入原理图设计，并在高频硬开关场景优先优化栅极驱动回路。本文基于 Vishay Siliconix《DC-to-DC Design Guide》（AN607）技术资料整理优化，与站内《反激式开关电源设计》《TL494 半桥推挽电源设计》等文在拓扑维度上互为补充。