元器件降额设计准则详解：GJB/Z 35-93三级降额因子表与结温计算

同样的元器件、同样的电路拓扑，为什么有的设备能连续运行十年，有的两三年就批量返修？差距往往不在电路图上，而在每一颗元器件实际承受的应力上。先给结论：嵌入式硬件可靠性设计里，降额（derating）是性价比最高的手段——让元器件工作应力低于额定值，用"应力比"量化控制。按国家军用标准 GJB/Z 35-93《元器件降额准则》，降额分Ⅰ/Ⅱ/Ⅲ三级：模拟电路Ⅱ级要求电源电压降额至额定的0.80、最高结温不超过95℃，电阻器功率降至0.60、电容器直流工作电压降至0.60，继电器触点电流按负载类型降至0.35~0.75；而且电参数降额后必须回算结温闭环校核。工业级物联网产品建议按Ⅱ级执行，民用高要求产品Ⅱ~Ⅲ级。这篇把整套降额因子表和落地方法整理出来，供设计评审直接对照使用。

1. 三级降额：应力比怎么定等级

降额的本质是控制应力比——元器件工作应力与额定应力之比（又称降额因子）。GJB/Z 35-93 按可靠性要求、维修代价、安全性和重量尺寸限制，把降额分为三级：Ⅰ级降额最狠，用于失效会致命或无法维修的场合；Ⅱ级明显改善可靠性且设计上容易实现；Ⅲ级改善的相对效益最大、实现最容易。三级的选择依据与应用推荐如下：

对工业场景的映射建议：户外无人值守的RTU远程终端、消防监控类设备按Ⅰ~Ⅱ级；工厂内可维护的控制器按Ⅱ级；消费级智能硬件按Ⅱ~Ⅲ级。降额量值本身也有可信度差异——集成电路、半导体分立器件、电阻器、电位器、电容器的降额值基于大量使用数据（A类），电感、继电器、开关、连接器数据有限（B类），新器件仅有工程判断（C类），评审时对B/C类要留更多余量。

2. 降额的限度：过度降额反而更不可靠

每个元器件都存在一个最佳降额范围：在这个范围内应力降低对失效率改善显著，且不必在重量、体积、成本上付出大代价。超过这个范围的更大降额，可靠性改善的相对效益急剧下降，还会带来三个反作用：一是器件的正常特性发生变化，甚至找不到满足电路功能要求的元器件；二是可能引入新的失效机理；三是器件数量不必要增加，系统可靠性反而下降。标准里给了两个典型例子：潮湿环境下合成型电阻器过度降额，潮气无法靠自身发热挥发，反而加速变质失效；金属化纸介电容电压过度降额会丧失自愈能力。还有一条铁律——不能用降额补偿低质量元器件：选了工业级甚至民品档的料，想靠降额拉回军品可靠性，方向就是错的。

3. 半导体器件降额因子表

高温结温是对集成电路破坏性最大的应力，电压击穿是分立器件的另一主因，所以半导体的降额围绕"电压、电流、功率、结温"四个参数展开。核心数据如下（源自 GJB/Z 35-93 表3~表15）：

结温降额单独按器件额定最高结温分档：额定200℃的器件，Ⅰ/Ⅱ/Ⅲ级分别压到115/140/160℃；额定175℃的压到100/125/145℃；额定不大于150℃的，分别再减65/40/20℃。几条容易踩坑的细则：稳压管和基准管不做反向电压降额（它们本来就在击穿区工作），只做结温降额；瞬态峰值浪涌电压和浪涌电流同样要按降额后的极限校核——这一点与TVS选型中"钳位电压校核后级耐压"的思路一致；光电耦合器要保证整个寿命期内电流传输比（CTR）下降15%后电路仍能正常工作；双极数字电路的电源电压不降额而是控制容差（Ⅰ级±3%、Ⅱ级±5%），实际工作频率应低于额定频率，接近额定频率时功耗会迅速增加。

4. 无源元件与机电元件降额因子表

几个对MCU开发工程师最有价值的细节：电容器的直流分量加交流峰值之和不得超过降额后的直流工作电压，电容温度是环境温度加交流纹波引起的壳温升，不是只看环境温度；固体钽电容漏电流随电压和温度升高而增大，可能触发"漏电流雪崩"失效，电路里要有不小于每伏3Ω的等效串联阻抗，且不允许反向波动工作；铝电解电容不能承受低温低气压，只限地面设备使用，高可靠场合优先固体钽。继电器触点电流的降额必须按负载类型区分，这是最容易被忽略的一张表：

这张表解释了很多现场故障：继电器驱动接触器线圈或电机时，若按电阻负载的额定电流选型，触点实际要承受的降额基准只剩0.35（Ⅰ级）——因为电感、电容和白炽灯负载在开/关瞬间的瞬态脉冲电流可达稳态的十倍。工程上对应的措施：触点两端加RC吸收或二极管续流消弧，驱动回路上电限流；切忌用触点并联的方式增流，因为吸合/释放瞬间触点不同步通断，全部负载电流可能灌进单个触点。线圈侧则要保证释放电压在额定的0.90~1.10之间，环境温度比额定值减20℃，振动不超过额定值的60%。

5. 结温计算：降额设计的闭环

标准反复强调同一件事：电参数乘完降额因子只是第一步，得到降额参数值后必须计算结温，结温不满足要求就继续降。晶体管、二极管可测的只有环境温度或壳温，结温用热阻法换算：T_J = T_A + θ_JA × P，其中平均耗散功率P取实际功耗；结到环境热阻可由器件额定参数反推：θ_JA = (T_jm - T_Amax) / P_max，即额定结温减去最大额定功率对应的环境温度上限，再除以最大额定功率。功率器件则用壳温计算：T_J = T_C + θ_JC × P。下面用一段C代码把"降额因子查表+结温校核"做成可直接复用的设计工具，以常见的3.3V LDO供电场景为例：

/* GJB/Z 35-93 降额校核：模拟电路（电压调整器）Ⅱ级 */
#include <stdio.h>

typedef struct {
    double p_rating;   /* 器件额定耗散功率 W          */
    double tj_max;     /* 器件额定最高结温 ℃          */
    double ta_ref;     /* 额定功率对应的环境温度上限 ℃ */
    double v_in, v_out;/* LDO 输入/输出电压 V          */
    double i_load;     /* 负载电流 A                   */
    double ta_amb;     /* 实际工作环境温度 ℃           */
} device_t;

int main(void)
{
    device_t d = { 1.2, 125.0, 25.0,  /* SOT-223 封装典型值 */
                   5.0, 3.3, 0.5, 55.0 };

    const double s_power_ii = 0.75;   /* Ⅱ级功率降额因子   */
    const double tj_limit_ii = 95.0;  /* Ⅱ级最高允许结温 ℃ */

    /* 1) 热阻反推：θJA = (Tjm - TAmax) / Pmax */
    double theta = (d.tj_max - d.ta_ref) / d.p_rating;

    /* 2) 实际功耗与降额后允许功率比较 */
    double p_real  = (d.v_in - d.v_out) * d.i_load;
    double p_allow = d.p_rating * s_power_ii;

    /* 3) 结温校核：TJ = TA + θJA × P */
    double tj = d.ta_amb + theta * p_real;

    printf("θJA = %.0f ℃/W, 实际功耗 = %.2f W\n", theta, p_real);
    printf("Ⅱ级允许功率 = %.2f W -> %s\n", p_allow,
           p_real <= p_allow ? "通过" : "超限");
    printf("预计结温 = %.0f ℃ (限值 %.0f℃) -> %s\n",
           tj, tj_limit_ii, tj <= tj_limit_ii ? "通过" : "超限");
    return 0;
}
/* 输出：θJA = 83 ℃/W，实际功耗 = 0.85W ≤ 0.90W 功率项通过
   但预计结温 = 126℃ > 95℃ 结温超限！
   对策：铺铜散热把θJA降到45℃/W以下，或改用开关电源降低压差 */

工程提醒：这个算例暴露了降额设计最常见的盲区——功率项（0.85W < 0.9W）看似通过，结温项却严重超限。热阻参数务必以实际PCB散热条件（铺铜面积、层数、风道）为准重新标定，封装手册给的θJA通常是JEDEC标准板的值，照抄必然失真。脉冲工况另有一套算法：GJB/Z 35-93 附录D的例子中，46.4Ω电阻承受50V、0.1s非重复脉冲（脉冲功率54W），按Ⅰ级降额因子0.5折算，应选10W额定功率的线绕电阻。

6. 设计评审落地清单

把降额从"原则"变成可执行的评审项，建议按下面六条建立BOM级核查表：第一，BOM中每颗料标注降额等级与降额后参数值（电压/电流/功率/结温四项按需）；第二，半导体器件电参数降额后全部回算结温，功率器件用壳温+θ_JC；第三，电容按"直流+交流峰值"校核电压并计纹波温升，钽电容核对每伏3Ω串联阻抗；第四，继电器和开关按负载类型选降额基准，感性/灯丝负载不得按电阻额定电流套用；第五，参数容差按标准预留（运放增益-25%、失调+50%，晶体管hFE筛选后±15%，光耦CTR寿命末期-15%）；第六，与硬件DFMEA联动，把降额超限项列为高风险失效模式跟踪闭环。降额量值允许综合调整，但不应轻易改变降额等级，小的偏差对预计失效率影响有限——关键是每个偏离都有记录、有权衡依据。

结语

GJB/Z 35-93 的降额体系可概括为三步：按应用场景选Ⅰ/Ⅱ/Ⅲ级，按元器件类别查应力比因子（模拟电路Ⅱ级电源电压0.80/结温95℃，晶体管功率0.65，电阻功率0.60，电容电压0.60，继电器触点电流按负载类型0.35~0.75），电参数降额后用热阻法回算结温闭环校核。降额存在最佳范围，过度降额会使特性劣化、引入新失效机理或增加器件数量，且不能用降额补偿低质量元器件。把降额核查固化到BOM级设计评审，是工业硬件从"能工作"走向"长期可靠"成本最低的一道工序。

本文基于《元器件降额准则》（GJB/Z 35-93）等技术资料整理优化。

还想接着看

• 硬件DFMEA可靠性设计指南——把降额超限项纳入失效模式分析，构建完整的设计风险闭环。
• 电解电容选型与寿命设计指南——降额之外，电容寿命随温度翻倍规律的温度加速模型。
• AI RTU系统可靠性工程设计指南——远程终端整机维度的可靠性工程框架。