先说结论：阻抗控制没有想象中那么玄乎，但也绝不是"画完线宽板厂自己会调"那么简单。50Ω单端是射频/高速数字最常用的，90Ω差分是USB的，100Ω差分是以太网/PCIe的。做阻抗控制，关键是选对板材、提前跟板厂确认叠层结构、设计时留够余量。别等板子做出来了才测阻抗，不合格就只能报废。
很多工程师做了好几年PCB，对阻抗控制的理解还停留在"线宽越细阻抗越大"的程度。真遇到高速信号、射频电路、USB3.0、以太网这些需要控阻抗的场景，就懵了。我们团队做过不少高速板——高速数据采集板、无线通信底板、射频前端板，阻抗控制是家常便饭。
今天这篇文章，从阻抗是什么、为什么要控制，到怎么计算、怎么跟板厂沟通、怎么验证，把我们踩过的坑都写出来。看完不敢说你能成阻抗专家，但至少不会犯低级错误。
一、什么是特性阻抗？为什么要控制
特性阻抗（Characteristic Impedance），简单说就是：高频信号在传输线上传播时，信号感受到的阻抗。注意，它不是直流电阻，你用万用表量不出来。
特性阻抗跟传输线的物理尺寸有关：线越宽，阻抗越低；介质越厚，阻抗越高；介电常数越大，阻抗越低。跟线的长度没关系——1厘米和1米的同一种传输线，特性阻抗是一样的。
那为什么要控制阻抗？因为如果传输线的阻抗不连续（比如中间突然变宽了），信号传过去的时候就会发生反射，导致信号失真、眼图闭合、误码率上升。严重的时候，数据根本传不过去。
举个例子：你说话（信号源），通过一根管子（传输线）传到对方耳朵（负载）。如果管子粗细均匀（阻抗连续），声音传过去很清楚；如果管子忽粗忽细（阻抗不连续），声音就会有回声，听不清。
常见的标准阻抗值：
| 阻抗值 | 类型 | 常见应用 | 说明 |
|---|---|---|---|
| 50 Ω | 单端 | 射频、同轴电缆、大多数高速数字 | 最常用，业界标准，功率承载和衰减的折中 |
| 75 Ω | 单端 | 视频、有线电视（同轴） | 衰减最小的阻抗值，适合长距离传输 |
| 90 Ω | 差分 | USB 2.0/3.0/Type-C | USB标准规定的差分阻抗 |
| 100 Ω | 差分 | 以太网、PCIe、DDR、LVDS | 最常用的差分阻抗，高速数字必备 |
| 120 Ω | 差分 | RS485、CAN总线 | 工业总线常用，注意是终端电阻匹配 |
二、影响阻抗的4个关键因素
微带线（表面层走线上方是空气、下方是介质）的特性阻抗，主要跟这几个参数有关：
- 线宽 W：线越宽，阻抗越低。线宽和阻抗近似成反比。
- 介质厚度 H：介质越厚，阻抗越高。线离参考层越远，阻抗越高。
- 介电常数 εr（Er）：介电常数越大，阻抗越低。FR4一般是4.2~4.6。
- 铜厚 T：铜越厚，阻抗越低。影响相对较小，1oz铜（约35μm）和2oz铜，阻抗差大概2~3Ω。
对于差分线，还要再加一个参数：
- 线间距 S：两根线离得越近，差分阻抗越低。因为两根线之间有耦合。
三、叠层设计——阻抗控制的基础
做阻抗控制，第一步不是画线，是定叠层。叠层结构决定了介质厚度，介质厚度决定了线宽，线宽决定了能不能布线。
常见的几种叠层结构（以FR4为例）：
2层板
2层板也能做阻抗控制，但比较麻烦——因为两层之间的距离就是板厚（一般1.6mm），介质太厚了，要做到50Ω的话，线宽会非常宽（大概3mm左右），布线根本没法布。所以2层板一般不做阻抗控制，除非是对阻抗要求不高的场景，或者用很薄的板材（比如0.4mm厚）。
4层板
最常用的叠层是：信号层-地层-电源层-信号层。也就是顶层和底层走信号，中间第二层是地，第三层是电源。这种结构里，表层信号线的参考层是第二层（地），介质厚度就是PP（半固化片）+铜箔的厚度，一般0.1~0.2mm左右。50Ω的话，线宽大约0.3~0.4mm，比较好布线。
6层板及以上
6层板的灵活性就大了，可以有更多的地层和信号层，中间层走带状线（上下都有地），阻抗更容易控制，而且屏蔽效果好。高速设计一般至少6层起步。
| 板层 | 常见叠层结构 | 50Ω线宽（约） | 适用场景 |
|---|---|---|---|
| 2层板（1.6mm） | 信号 / 地 | ~3.0 mm（太宽，不实用） | 低速、低成本，一般不控阻抗 |
| 4层板（1.6mm） | 信号 / 地 / 电源 / 信号 | 表层微带线：0.3~0.35 mm | 一般高速、射频，最常用 |
| 6层板（1.6mm） | 信号 / 地 / 信号 / 信号 / 地 / 信号 | 表层：0.3~0.35 mm 内层带状线：0.15~0.2 mm |
高速数字、多信号层 |
| 8层板（1.6mm） | 信号/地/信号/电源/地/信号/地/信号 | 根据叠层而定 | 复杂高速系统、PCIe/USB3.0等 |
四、阻抗怎么算？工具和公式
阻抗计算不用自己套公式，有很多好用的工具。常用的：
- Si9000 / Polar Instruments：业界最权威的阻抗计算软件，板厂都用这个。收费的，但是网上有破解版。
- PCB软件自带：Altium Designer、Cadence Allegro等都有自带的阻抗计算器，或者可以装插件。
- 在线计算器：网上有很多免费的阻抗计算网页，应急用可以，但精度一般。
- 板厂给的计算表：最靠谱的方式。告诉板厂你要什么阻抗、几层板、多厚，让他们给你出线宽线距。
我们的做法是：先根据经验估个线宽画板子，投板前让板厂按他们的叠层算一遍，如果差得不多（比如±10%以内）就微调一下线宽，如果差得多就重新布线。一般4层板50Ω微带线，0.3mm左右，差不到哪去。
五、设计中的阻抗控制要点
1. 参考平面要完整
阻抗计算的前提是：信号线下面有一个完整的参考平面（地或者电源）。如果参考平面不完整（比如有个槽、有个过孔把地打断了），那阻抗就会变大，信号就会不连续。
所以，高速信号线下面的地一定要完整。高速线不要跨分割（就是从地跨到电源上，或者从一个地跨到另一个地）。如果必须跨，要在跨分割的地方加旁路电容。
2. 差分线要等长等距
差分信号的两根线，要做到：
- 等距：两根线的间距全程保持一致，这样差分阻抗才连续。别一会儿近一会儿远。
- 等长：两根线的长度要尽量一样长，不然信号到达时间不一样，共模噪声会变大。一般要求长度差在5mil（0.127mm）以内。
- 同层：差分对不要换层，非要换的话要一起换，而且换层处附近要加地过孔。
3. 过孔的影响
过孔会带来阻抗不连续——过孔的寄生电容和寄生电感会让阻抗突变。低速信号无所谓，高速信号（比如GHz级）影响就大了。
减小过孔影响的方法：
- 尽量少打过孔，高速线能走表层就走表层
- 过孔的反焊盘（Antipad）做大一点，减小寄生电容
- 差分对打孔要成对打，而且参数要一致
- 背钻（Back-drill）：去掉过孔多余的stub，减少反射
4. 焊盘的影响
元器件的焊盘比走线宽，所以焊盘处的阻抗会比走线低，也是一个阻抗不连续点。一般情况下问题不大，但频率很高（比如射频、毫米波）的时候就要注意了，可以在焊盘周围做"挖地"处理，把焊盘下方的地挖掉一块，提高局部阻抗。
六、跟板厂沟通的正确姿势
很多人以为阻抗控制就是"我在PCB上标一下50Ω，板厂自己就搞定了"。哪有这么简单！板厂也需要你提供信息，而且他们算出来的线宽可能跟你设计的不一样。
正确的流程应该是：
- 设计前：找板厂要他们的标准叠层结构和阻抗计算表，根据这个来设计线宽。
- 设计中：按板厂给的线宽来布线，差分线的间距也要按板厂给的来。
- 投板时：在GERBER文件里标明哪些线是控阻抗的、阻抗值多少、哪一层。最好附一个阻抗控制说明文档。
- 生产前：让板厂再算一遍阻抗，确认线宽线距是否需要微调。有时候板厂会根据实际生产工艺做一点调整，确认一下比较好。
- 生产后：如果有条件，要阻抗测试报告。正规板厂会在测试条上测阻抗，给你出报告。
七、实测数据：不同板厂的阻抗控制精度对比
我们这些年跟好几家板厂打过交道，每家的工艺水平、阻抗控制精度都不一样。简单对比一下：
| 板厂档次 | 代表厂商 | 阻抗控制精度 | 4层板阻抗加价 | 是否出测试报告 |
|---|---|---|---|---|
| 低端打样厂 | 某捷、某顺（最便宜的套餐） | ±15%~20%，看运气 | 50~100元 | 基本不出，加价可能出 |
| 中端板厂 | 常用的中档打样/小批量 | ±10%左右，比较稳定 | 100~200元 | 出，阻抗条测试数据 |
| 中高端板厂 | 深南、景旺等 | ±5%~8%，很稳定 | 300~500元 | 出，详细报告 |
| 高端板厂 | 沪电、深南高速板 | ±5%以内，高精度 | 贵，按面积算 | 出，完整测试报告 |
八、阻抗怎么验证？测试方法
板子做回来，怎么知道阻抗对不对？几个方法：
- TDR（时域反射仪）：最准确的方法。给传输线发一个快沿脉冲，看反射回来的波形，就能算出阻抗和不连续点的位置。专业设备，比较贵，但板厂一般都有。
- 网络分析仪：测S参数，也能算阻抗。射频实验室常用。
- 眼图/误码率测试：间接验证。如果高速信号的眼图张开度够、误码率达标，说明阻抗控制得还行。
- 板厂的阻抗测试报告：最简单的方法，让板厂给。一般板厂会在拼板的边上放阻抗测试条，生产完了测一下，把数据给你。
对大多数项目来说，板厂给的测试报告就够了。如果是量产品或者高可靠性项目，可以自己抽测。
九、6个常见的阻抗控制坑
坑1：不跟板厂确认，自己瞎算线宽
现象：板子做回来阻抗不对。
原因：你算的时候假设介质厚度是0.2mm，板厂实际做出来是0.15mm，阻抗当然不对。
解决：投板前一定要让板厂按他们的实际工艺算一遍阻抗，确认线宽。板厂算的比你准多了，人家天天做这个。
坑2：差分线间距不一致
现象：差分信号质量差，眼图不好。
原因：差分线一会儿靠得近、一会儿离得远，阻抗忽高忽低，反射大。
解决：差分对全程保持等间距，拐弯的时候用圆弧或者45度，别拐直角。换层的时候两根线一起换，换层处加地过孔。
坑3：高速线跨分割
现象：信号过了一条线之后质量明显变差，EMI也变差。
原因：高速信号线下面的参考平面不连续，比如从地平面跨到了电源平面，中间有个缝。信号找不到返回路径，阻抗突变，还会辐射。
解决：高速线下面的地一定要完整。实在要跨，就在跨的地方放几个0402的0.1μF电容，给高频信号提供通路。
坑4：只算单端阻抗，忘了差分阻抗
现象：单端阻抗50Ω对了，但差分阻抗不对。
原因：差分阻抗不仅跟单端阻抗有关，还跟两根线的间距有关。间距越近，差分阻抗越低。很多人只调线宽，不管间距，结果差分阻抗就不对。
解决：差分线的线宽和线距要一起算。比如100Ω差分，不一定就是两根50Ω的线并在一起——如果两根线离得近，耦合强，单端阻抗要比50Ω高一点，差分阻抗才是100Ω。
坑5：过孔太多，阻抗不连续严重
现象：GHz级的信号，过一个过孔就衰减很多。
原因：过孔的寄生电容和电感会造成阻抗突变，频率越高影响越大。
解决：高速信号尽量少打孔。非打不可的话，反焊盘做大一点，减少寄生电容。差分对打孔要对称。非常高速的信号可以考虑背钻，去掉stub。
坑6：阻抗控制的线没有标注清楚
现象：板厂做出来，有些线控了有些没控。
原因：你以为你标清楚了，但板厂的工程没看明白，或者漏了。
解决：在机械层单独画一个阻抗控制说明表，写清楚：哪一层、哪条线、什么阻抗、单端还是差分、参考层是哪层。越详细越好，别让板厂猜。最好还跟板厂的工程对接确认一下。
十、常见问题FAQ
Q1：低速信号需要控阻抗吗？比如UART、I2C、SPI？
答：一般不需要。低速信号的上升沿比较慢，传输线效应不明显，阻抗不连续的影响可以忽略。但如果SPI频率很高（比如几十MHz）、或者走线很长，那也要考虑一下。简单的判断标准：信号在PCB上走的时间（大约每英寸150ps）小于信号上升沿的1/6，就可以不用考虑阻抗控制。
Q2：2层板能做50Ω阻抗控制吗？
答：能，但不实用。2层板一般1.6mm厚，要做到50Ω，线宽得3mm左右，太宽了，基本没法布线。如果一定要在2层板上做阻抗控制，可以用更薄的板材（比如0.4mm），或者用共面波导（CPW）结构。但一般不建议，直接做4层板更省事，4层板也贵不了多少钱。
Q3：FR4的介电常数到底是多少？怎么每个地方说的不一样？
答：FR4不是一种固定的材料，是一类材料的统称。不同厂家、不同型号的FR4，介电常数都不一样，一般在4.0~4.7之间。而且介电常数还跟频率有关——频率越高，Er越低。所以阻抗计算的时候，要用对应频率下的Er值。这也是为什么要让板厂算阻抗的原因——他们知道自己用的材料实际Er是多少。
Q4：阻抗控制加多少钱？为什么有的板厂加的多有的加的少？
答：阻抗控制本身成本不高，主要是工程费+测试费。低端板厂加50~100元，中端的加100~200元，高端的可能按面积算。但要注意：便宜的不一定真做了阻抗控制，有的板厂你加了钱他也不测，就按普通工艺做。所以找靠谱的板厂比省那点钱重要。我们一般选中档板厂做阻抗控制，价格合理，质量也有保障。
Q5：阻抗测试条是什么？为什么要加在板边？
答：阻抗测试条（Impedance Coupon）是放在拼板边上的一段测试线，跟板上的信号线是同样的线宽、同样的叠层结构。板厂生产完了，用TDR测这个测试条的阻抗，来判断板上的阻抗对不对。为什么不直接测板上的线？因为测阻抗要把探针扎在走线两端，板上的线可能连着元器件，不方便测。而且测测试条不会破坏你的板子。所以拼板的时候，板厂一般会在边上放测试条，这是标准做法。
总结
PCB阻抗控制，说难不难，说简单也不简单。关键是要有正确的流程：先确认叠层、再算线宽、再布线、投板前跟板厂确认、回来后看测试报告。
我们团队做了这么多高速板，最深的体会是：阻抗控制不是一个人的事，是设计和板厂配合的事。别自己闷头画，画完了甩给板厂就不管了。多跟板厂的工程沟通，人家做过的板子比你见过的都多，很多时候一句话就能帮你避开一个坑。
希望这篇文章对你有帮助。如果你的高速板遇到了信号完整性问题，也可以找我们聊聊——从射频到高速数字，踩过的坑都能给你讲讲。
还想接着看
- PCB设计优化实战——阻抗控制只是高速PCB设计的一环，完整的系统化设计方法见本篇。
- PCB电磁兼容布局设计——阻抗匹配和端接设计与EMC密不可分，两篇结合理解更深入。
- 电源完整性PCB设计指南——电源阻抗也需要严格控制，本文可作为信号完整性的补充。